

(19) 日本国特許庁 (J P)

## (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-167857

(43) 公開日 平成9年(1997)6月24日

(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 33/00			H 0 1 L 33/00	C
27/12			27/12	S

審査請求 未請求 請求項の数3 O L (全 9 頁)

(21) 出願番号 特願平7-327259

(22) 出願日 平成7年(1995)12月15日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 藤本 英俊

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72) 発明者 西尾 譲司

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72) 発明者 板谷 和彦

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74) 代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 半導体素子及びその製造方法

(57) 【要約】

【課題】 素子の内部抵抗を低減し、内部の熱発生を抑制することによって、素子信頼性の向上をはかる。

【解決手段】 窒化物化合物半導体からなる発光ダイオードにおいて、サファイア基板201上に形成されたAl薄膜層202と、このAl薄膜層202上に形成されたAlNバッファ層203と、このAlNバッファ層203上に形成されたGaN系化合物半導体の積層構造(n-GaN層204, n-InGaN層205, p-GaN層206)と、n-GaN204及びp-GaN206上に形成された電極207とを備えている。



## 【特許請求の範囲】

【請求項1】絶縁性の単結晶基板と、この単結晶基板上に形成された金属薄膜層と、この金属薄膜層上に形成された半導体積層構造部とを具備してなることを特徴とする半導体素子。

【請求項2】サファイア基板上に形成されたAl薄膜層と、このAl薄膜層上に形成されたAlNバッファ層と、このAlNバッファ層上に形成されたGaN系化合物半導体の積層構造部とを具備してなることを特徴とする半導体素子。

【請求項3】サファイア基板上にアルミニウムを含む原料ガスを用いたMOCVD法でAl薄膜層を成長形成する工程と、前記ガスをアルミニウムと窒素を含む原料ガスに変えて、前記Al薄膜層上にMOCVD法でAlNバッファ層を成長形成する工程と、前記ガスを少なくともガリウムと窒素を含むガスに変えて、前記AlNバッファ層上にGaN系化合物半導体の積層構造部を成長形成する工程とを含むことを特徴とする半導体素子の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、絶縁性の単結晶基板上に形成された半導体素子、特にサファイア基板上に形成された窒化物系化合物半導体からなる半導体素子及びその製造方法に関する。

## 【0002】

【従来の技術】近年、窒化ガリウム(GaN)を中心とした窒化物系化合物半導体を用いた青色発光素子が注目されている。窒化物化合物半導体は一般に、有機金属気相成長(MOCVD)法によって成長されている。

【0003】MOCVD法では、サファイア等の基板を設置した反応容器内に、有機金属化合物ガスソースとしてTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)などのIII族原料のガス、アンモニア、ヒドラジンといったV族原料のガスを供給し、基板温度を900~1200℃の高温に保持することによって、各種の窒化物化合物半導体が成長される。また、窒化物化合物半導体の導電型及びその電気的なキャリア濃度を变化させるために、ドーパント原料ガスとして、上記有機金属化合物ソースに、不純物となるべき元素を含む原料ガスを混合して供給するようにしている。

【0004】ところで、下地基板としてサファイア等の絶縁性単結晶基板を用いた場合、基板に導電性がないために積層構造を作成した時には、図10に示すような構造をとることが必要とされる。このとき、2つの電極の間に存在する電気抵抗(内部抵抗)を、図10のような構造及び寸法で、半導体層の比抵抗を窒化物化合物半導体における値としては比較的小さい $0.1\Omega\cdot\text{cm}$ という値を例として計算すると、約250 $\Omega$ となる。この値

は、10mAの電流を流した時に2.5Vという素子にとって大きな内部電圧となる。そして、この内部電圧は熱となるため、素子の温度が上昇し、素子の劣化を招くことになる。

## 【0005】

【発明が解決しようとする課題】このように従来、サファイア基板上に窒化物系化合物半導体を成長して作成した半導体素子においては、電極間の抵抗が大きいために高い内部電圧が発生し、これが素子内部での熱となり素子自体の劣化を招くという問題があった。

【0006】本発明は、上記の事情を考慮してなされたもので、その目的とするところは、素子の内部抵抗を低減することができ、内部の熱発生を抑制することによって信頼性の向上をはかり得る半導体素子及びその製造方法を提供することにある。

## 【0007】

## 【課題を解決するための手段】

(構成)上記課題を解決するために本発明は、次のような構成を採用している。即ち本発明は、絶縁性の単結晶基板上に半導体積層構造部を形成した半導体素子において、基板と半導体積層構造部との間に金属薄膜層を挿入したことを特徴とする。

【0008】ここで、本発明の望ましい実施態様としては次のものがあげられる。

(1) 絶縁性の単結晶基板は、サファイア或いはスピネルであること。

(2) 半導体積層構造部が窒化物系化合物半導体であること。

(3) 金属薄膜層は、これに近接してなる窒化物半導体層中の金属元素と同一の元素からなること。

(4) 金属薄膜層はアルミニウムであること。

(5) 金属薄膜層は厚さは10nm以下であること。

(6) 金属薄膜層は、サファイア基板の表面にアルミニウムを析出して形成されること。

(7) 金属薄膜層は、サファイア基板の表面にアルミニウムをイオン注入して形成されること。

【0009】また本発明は、窒化物系の化合物半導体を用いた半導体素子において、サファイア基板上に形成されたAl薄膜層と、このAl薄膜層上に形成されたAlNバッファ層と、このAlNバッファ層上に形成されたGaN系化合物半導体の積層構造部とを具備してなることを特徴とする。

【0010】また本発明は、上記半導体素子の製造方法において、サファイア基板上にアルミニウムを含む原料ガスを用いたMOCVD法でAl薄膜層を成長する工程と、前記ガスをアルミニウムと窒素を含む原料ガスに変えて、前記Al薄膜層上にMOCVD法でAlNバッファ層を成長する工程と、前記ガスを少なくともガリウムと窒素を含むガスに変えて、前記AlNバッファ層上にGaN系化合物半導体の積層構造部を成長する工程とを含む

むことを特徴とする。

(作用) 本発明によれば、サファイア等の絶縁性単結晶基板と窒化物系化合物半導体等の積層構造部との界面にAl等の金属薄膜を挿入することによって、素子抵抗の大部分を占める横方向の電流は、抵抗の小さい金属薄膜を通るため、素子内部の抵抗の低減をはかることができる。

【0011】抵抗が低減することを示す例として、図1に示すように、前記図10と同じ構造で窒化物化合物半導体薄膜とサファイアとの界面にアルミニウム(Al)薄膜層(比抵抗 $2.5 \times 10^{-6} \Omega \cdot \text{cm}$ )を挿入した構造を考え、この場合について内部抵抗を計算してみると約3.4 $\Omega$ となる。図1と図10との差異は厚さ10nmのAl薄膜層を挿入したことのみであり、その他の値は同じとした。

【0012】このように、僅か10nmのAl薄膜層を挿入することによって、内部抵抗を約2桁低減することができ、この抵抗値から計算される内部電圧も2桁低減された34mVとなり、窒化物化合物半導体が物性値として有するエネルギーギャップから必要とされる動作電圧3.5V程度と比較しても無視できる程度の値となっている。

【0013】

【発明の実施の形態】以下、本発明の実施形態を図面を参照しながら説明する。

(実施形態1) 図2は、本発明の第1の実施形態に係わる発光ダイオード200の素子構造を示す断面図である。

【0014】サファイア基板201の上にアルミニウム(Al)薄膜層202が形成され、その上に、サファイア基板201と後述するエピタキシャル成長層との格子不整合を緩和するためのAlNバッファ層203が形成されている。そして、このバッファ層203の上に、Siドープのn型GaN層204、Siドープのn型InGaN層205、Mgドープのp型GaN層206が上記順に積層形成されている。電極207としては、n型GaN層204及びp型GaN層206に対して、いずれもニッケル(Ni)と金(Au)との積層構造を用いている。

【0015】次に、本実施形態の発光ダイオード200の製造方法を順に説明する。この発光ダイオード200は、周知のMOCVD法を用いて作成される。原料ガスには、III族原料としてTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)を用い、V族原料としてアンモニア(NH<sub>3</sub>)を用いた。不純物添加用原料にはシラン(SiH<sub>4</sub>)及びビスシクロペンタジエニルマグネシウム(Cp<sub>2</sub>Mg)、キャリアガスとして水素及び窒素を用いた。

【0016】まず、(0001)面を基準面としたサフ

ファイア基板201を有機溶媒及び酸によって洗浄した後、これをMOCVD装置の反応室に載置された加熱可能なサセプタ上に装着し、温度1200℃で水素を5L/分の流量で流し、表面を洗浄した。

【0017】次いで、サファイア基板201を500℃まで降温し、水素を15L/分、窒素を5L/分、TMAを50cc/分の量で約1分流すことにより、サファイア基板201の表面にAl薄膜層202を約10nm成長した。Al薄膜層202の厚さについては、図3に示したX線回折の半値幅の傾向が物語っているように、これ以上の厚膜で成長を行うと、Al層上にさらに成長させる窒化物半導体膜の半値幅が広がっていく。このことは、Al層厚が10nmを越えると窒化物化合物半導体膜が良質な単結晶膜となっていないことを示している。

【0018】次いで、サファイア基板201を500℃に保持し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMAを50cc/分の量で10分間流すことにより、AlNバッファ層203を成長した。

【0019】次いで、サファイア基板201を1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、SiH<sub>4</sub>を10cc/分の量で約1時間流すことにより、n型GaN層204を成長した。ここで、アンモニアとTMGとの原料供給比は6000程度になっている。この値が小さい場合には窒化物半導体に特有な窒素空孔ができやすく、本発明者等が検討した結果、1000以上である場合に良質な結晶となることが分った。この場合の良質な結晶は、X線回折における半値幅が5分以下であると定義する。

【0020】次いで、サファイア基板201を800℃まで降温し、水素を5L/分、窒素を15L/分、アンモニアを10L/分、TMGを5cc/分、TMIを500cc/分、SiH<sub>4</sub>を1cc/分の量で約15分間流すことにより、n型InGaN層205を成長した。続いて、サファイア基板201を再び1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、Cp<sub>2</sub>Mgを30cc/分の量で約30分間流すことにより、p型GaN層206を成長した。

【0021】これらの層を形成した後、TMG及びCp<sub>2</sub>Mgの供給を停止した後、700℃まで降温し、700℃でさらに水素及びアンモニアの供給を停止し、窒素のみ5L/分流し続けながら室温まで冷却した。

【0022】次いで、窒化物半導体積層構造を成長させたサファイア基板をMOCVD装置から取り出し、SiO<sub>2</sub>膜等をマスクとし、Cl<sub>2</sub>ガスを用いてn型GaN層204が露出するまで上部層を選択的にエッチング除去した。さらに、この積層構造を成長させたサファイア

10

20

30

40

50

基板に、周知の真空蒸着装置を用いてNi膜300nm、Au膜100nmを連続形成した。この膜207を400℃で5分間、窒素中で熱処理することによりオーミック電極とした。

【0023】このような基板を300μm×400μmの大きさにチップ化し、ステム上にマウント、樹脂でモールドし、ランプ化した。このようにして形成された発光ダイオード200は、順方向電流20mAにおいて2〜3mW程度の光出力を得ることができた。

【0024】かくして本実施形態によれば、サファイア基板201上にDH構造のGaN発光ダイオードを作成することができ、しかもAl薄膜層202の存在により横方向の抵抗を低減して素子の内部抵抗を低減することができる。従って、内部の熱発生を抑制することができ、信頼性の向上をはかることが可能となる。

(実施形態2) 図4は、本発明の第2の実施形態に係わる半導体レーザ400の素子構造を示す断面図である。

【0025】サファイア基板401の上に、Al薄膜層402、GaNバッファ層403、Siドープのn型GaN層404、アンドープのInGaN層405、Mgドープのp型GaN層406がこの順で積層形成されている。電極には、n型GaN層404及びp型GaN層406に対して、いずれもニッケル(Ni)と金(Au)との積層構造407を用いている。また、電極をストライプ構造にするため、SiO<sub>2</sub>膜408を用いた。

【0026】次に、本実施形態の半導体レーザ400の製造方法を順に説明する。この半導体レーザ素子400は、第1の実施形態と同じくMOCVD法を用いて作成される。用いたガスは第1の実施形態と同じである。

【0027】まず、(0001)面を基準面としたサファイア基板401を有機溶媒及び酸によって洗浄した後、MOCVD装置の反応室に載置された加熱可能なサセプタ上に装着し、温度1200℃で水素を5L/分の流量で流し、表面を高温水素によって洗浄した。

【0028】次いで、サファイア基板401を500℃まで降温し、水素を15L/分、窒素を5L/分、TMGを50cc/分の量で約30秒流すことにより、サファイア基板401の表面にAl薄膜層402を約1nm形成した。

【0029】次いで、基板401の温度を500℃に保持したまま、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分を10分間流すことにより、GaNバッファ層403を成長した。

【0030】次いで、サファイア基板401を1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、SiH<sub>4</sub>を10cc/分の量で約1時間流すことにより、n型GaN層404を成長した。続いて、サファイア基板401を800℃まで降温し、水素を5L/分、窒素を15L/分、アンモニアを10L/分、TMGを3cc/

分、TMIを300cc/分の量で約15分間流すことにより、アンドープのInGaN層405を成長した。

【0031】次いで、サファイア基板401を再び1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、Cp<sub>2</sub>Mgを30cc/分の量で約30分間流すことにより、p型GaN層406を成長した。その後、炉内で室温まで降温した。

【0032】窒化物半導体積層構造を成長させたサファイア基板401をMOCVD装置から取り出し、周知の熱CVD法によって形成したSiO<sub>2</sub>膜をマスクとし、Cl<sub>2</sub>ガスを用いた反応性イオンエッチング(RIE)法によってn型GaN層404が露出するまで上部層を選択的にエッチング除去した。次いで、再びこのSiO<sub>2</sub>等の絶縁膜408を形成し、この絶縁膜408のn型GaN層404及びp型GaN層406上にコンタクトホールを形成した。ここで、p型GaN層406上ではコンタクトホールをストライプ状に形成した。

【0033】このようにして作成した段差付きの積層構造基板に周知のスパッタ法を用いてNi膜200nmとAu膜500nmとの積層構造407を形成し、700℃、5分間の窒素雰囲気中での加熱処理によってオーミック電極とした。このようにして作成されたレーザ素子400は、波長420nmにおいて、しきい値電流5kA/cm<sup>2</sup>で発振した。

(実施形態3) 図5は、本発明の第3の実施形態に係わる発光ダイオード500の素子構造を示す断面図である。

【0034】サファイア基板501の上に、ガリウム(Ga)薄膜層502、GaNバッファ層503、アンドープのGaN層504、Siドープのn型GaN層505、Siドープのn型InGaN層506、Mgドープのp型AlGaN層507、Mgドープのp型GaN層508が上記順に積層形成されている。オーミック電極には、n型GaN層505に対してチタン(Ti)と金(Au)との積層構造509を、p型GaN層508に対してはニッケル(Ni)と金(Au)との積層構造510を用いている。

【0035】次に、本実施形態の発光ダイオード500の製造方法を順に説明する。まず、(0001)面を基準面としたサファイア基板501を有機溶媒及び酸によって洗浄した後、MOCVD装置の反応室に載置された加熱可能なサセプタ上に装着し、温度1200℃で水素を5L/分の流量で流し、表面を高温水素によって洗浄した。

【0036】次いで、サファイア基板501を500℃まで降温し、水素を15L/分、窒素を5L/分、TMGを25cc/分の量で約30秒流すことにより、サファイア基板501の表面にGa薄膜層502を約2nm形成した。

【0037】次いで、サファイア基板501を500℃で保持し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分の量で6分間流すことにより、GaNバッファ層503を成長した。

【0038】次いで、サファイア基板501を1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分の量で約1時間流すことにより、アンドープのGaN層504を成長した。

【0039】次いで、サファイア基板501を1100℃で保持し、上記のガスに加えてSiH<sub>4</sub>を10cc/分の量で約1時間流すことにより、n型GaN層505を成長した。続いて、サファイア基板501を700℃まで降温し、窒素を20L/分、アンモニアを10L/分、TMGを5cc/分、TMIを500cc/分、SiH<sub>4</sub>を1cc/分の量で約10分間流すことにより、n型InGaN層506を成長した。

【0040】次いで、サファイア基板501を再び1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを50cc/分、TMAを25cc/分、Cp<sub>2</sub>Mgを30cc/分の量で約30分間流すことにより、p型AlGaN層507を成長した。続いて、サファイア基板501を1100℃に保持し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、Cp<sub>2</sub>Mgを100cc/分の量で約10分間流すことにより、p型GaN層508を成長した。

【0041】これらの層を形成した後、TMG及びCp<sub>2</sub>Mgの供給を停止した後、700℃まで降温し、700℃でさらに水素及びアンモニアの供給を停止し、窒素のみ5L/分流し続けながら室温まで降温した。そして、窒化物半導体積層構造を成長させたサファイア基板501をMOCVD装置から取り出し、SiO<sub>2</sub>膜をマスクとし、BCl<sub>3</sub>ガスとCl<sub>2</sub>ガスとの混合ガスを用いてn型GaN層505が露出するまで上部層を選択的にエッチング除去した。

【0042】この段差構造を形成した基板に、n型GaN層505に対してTi(厚さ50nm)/Au(厚さ300nm)509を、p型GaN層508に対してNi(厚さ100nm)/Au(厚さ300nm)510を、それぞれ周知の真空蒸着法及びフォトリソグラフィプロセスの組み合わせによって形成した。その後、700℃で5分間、窒素中で熱処理することによりオーミック電極とした。

【0043】このようにして作成された素子を350μm角の大きさにチップ化し、その後、鉄製のステム上にマウント、樹脂でモールドし、ランプ化した。このようにして形成された発光ダイオード500は、順方向電流20mAにおいて、発光ピーク波長450nmで2~3mW程度の光出力を得ることができた。

(実施形態4) 図6は、本発明の第4の実施形態に係わる半導体レーザ600の素子構造を示す断面図である。

【0044】この半導体レーザ600はスピネル基板601を有しており、この上にAl薄膜層602、GaNバッファ層603、Siドープのn型GaN層604、Siドープのn型AlGaN層605、アンドープのInGaN層606、Mgドープのp型AlGaN層607、Mgドープのp型GaN層608が上記順に積層されている。電極には、n型GaN層604及びp型GaN層608に対して、いずれもニッケル(Ni)と金(Au)との積層構造609を用いている。また、電極をストライプ構造にするため、SiO<sub>2</sub>膜610を用いた。

【0045】このような素子においては、スピネル基板のへき開性がサファイア基板よりも高いことから、GaN系半導体膜の端面形状がより平坦化する。そのため、しきい値の電流密度がサファイア基板の場合と比較して低くすることができる。

(実施形態5) 図7は、本発明の第5の実施形態に係わる発光ダイオード700の素子構造を示す断面図である。

【0046】この発光ダイオード700は、C面を主面とするサファイア基板701のAl面上にGaN系半導体層を積層したものである。従来のサファイア基板では、構成元素のうちの酸素のみが表面に現れていた。本実施形態においては、Al面を出すために、サファイア基板701を1400℃という高温で、しかも還元性のある水素が30L/分であるという高流速のもとに曝すという処理を行った。

【0047】上記のように表面にAlを析出させたサファイア基板701上に、これまで述べてきたと同様の方法を用いて、GaNバッファ層702、Siドープのn型GaN層703、アンドープのInGaN層704、Mgドープのp型AlGaN層705、Mgドープのp型GaN層706をこの順で積層した。そして、n型GaN層703上に電極708を形成し、p型GaN層706上に電極709を形成した。

【0048】このような構造では、サファイア基板701の表面に析出したAl層が極めて薄いことから、素子の横方向の抵抗値は、Al面上に成長していない従来例と比べて約20%程度しか低減しないが、成長する半導体層におけるX線回折の半値幅もまた低減し、非常に良い結果となった。その結果、素子にかかる電力値が減少し、寿命特性に改善が見られた。

(実施形態6) 図8は、本発明の第6の実施形態に係わる発光ダイオード800の素子構造を示す断面図である。

【0049】この発光ダイオード800では、基板としてM面((1-100)面)を主面としたサファイア801を用いた。この基板801にAlをイオン注入し、多

結晶層802及び低抵抗のAlを主成分とする低抵抗層803を形成した。

【0050】そして、この基板801上に、これまでと同様の方法を用いて、Siドーパのn型Ga<sub>0.4</sub>N層804、アンドーパのInGa<sub>0.5</sub>N層805、Mgドーパのp型AlGa<sub>0.6</sub>N層806、Mgドーパのp型Ga<sub>0.7</sub>N層807をこの順で積層した。電極には、n型Ga<sub>0.4</sub>N層804に対してはTi/Auの積層構造808を、p型Ga<sub>0.7</sub>N層807に対してはNi/Auの積層構造809を用いた。

【0051】次に、このような発光ダイオード800の製造方法を順に説明する。まず、M面を基準面としたサファイア基板801を有機溶媒及び酸によって洗浄した後、イオン注入装置に入れ、所望の加速電圧で、 $1 \times 10^{13}/\text{cm}^2$ の量でAlをイオン注入した。この後、イオン注入層の結晶性を回復させるため、1200℃で約2時間の熱処理を施した。

【0052】この熱処理によって、サファイア基板801の結晶性は回復するが、完全な回復は、元来サファイア基板とGa<sub>0.7</sub>N系半導体層との間に格子不整合があることから望ましくなく、むしろ配向性を残した多結晶層802を形成することが望ましい。このような多結晶層802がバッファ層の役割を果たしているため、結晶成長の際に、バッファ層を成長させることは特に必要としない。しかも、この上に適当なAlを主成分として含む低抵抗層803が形成されることから、本発明の目的である横方向への電気抵抗を低減させるという主旨を逸脱しない。

【0053】次いで、サファイア基板801をMOCVD装置の反応室に載置された加熱可能なサセプタ上に装着し、温度1200℃で水素を5L/分の流量で流し、基板表面に残った酸化層を除去した。

【0054】次いで、サファイア基板801を1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、SiH<sub>4</sub>を10cc/分の量で約1時間流すことにより、n型Ga<sub>0.4</sub>N層804を成長した。続いて、サファイア基板801を800℃まで降温し、窒素を30L/分、アンモニアを15L/分、TMGを5cc/分、TMIを500cc/分、SiH<sub>4</sub>を1cc/分の量で10分間流すことにより、n型InGa<sub>0.5</sub>N層805を成長した。

【0055】次いで、サファイア基板801を再び1100℃まで昇温し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを50cc/分、TMAを25cc/分、Cp<sub>2</sub>Mgを30cc/分の量で約30分間流すことにより、p型AlGa<sub>0.6</sub>N層806を成長した。続いて、サファイア基板801を1100℃に保持し、水素を15L/分、窒素を5L/分、アンモニアを10L/分、TMGを25cc/分、Cp<sub>2</sub>Mgを100cc/分の量で約10分間流すことにより、

p型Ga<sub>0.7</sub>N層807を成長した。

【0056】これらの層を形成した後、TMG及びCp<sub>2</sub>Mgの供給を停止した後、700℃まで降温し、700℃でさらに水素及びアンモニアの供給を停止し、窒素のみ5L/分流し続けながら室温まで降温した。そして、窒化物半導体積層構造を成長させたサファイア基板801をMOCVD装置から取り出し、SiO<sub>2</sub>膜をマスクとし、BCl<sub>3</sub>ガスとCl<sub>2</sub>ガスとの混合ガスを用いてn型Ga<sub>0.4</sub>N層804が露出するまで上部層を選択的にエッチング除去した。

【0057】この段差構造を形成した基板に、n型Ga<sub>0.4</sub>N層804に対してTi(厚さ50nm)/Au(厚さ2μm)808を、p型Ga<sub>0.7</sub>N層807に対してNi(厚さ300nm)/Au(厚さ2μm)809を、それぞれ周知の真空蒸着法及びフォトリソグラフィプロセスの組み合わせによって形成した。その後、700℃で5分間、窒素中で熱処理することによりオーミック電極とした。

【0058】このようにして作成された素子を350μm角の大きさにチップ化し、その後、鉄製のステム上にマウント、樹脂でモールドし、ランプ化した。このようにして作成された発光ダイオード800は、順方向電流20mAにおいて、発光ピーク波長420nmで2~3mW程度の光出力を得ることができた。

(実施形態7) 図9に、本発明の第7の実施形態に係わる発光ダイオード900を金属ステム上に固定した素子の構造断面図を示す。この発光ダイオード900では、C面を主面としたサファイア基板901を用いている。

【0059】サファイア基板901上に、厚さ10nm程度のAl薄膜層902、厚さ300nmのMgドーパp型AlGa<sub>0.3</sub>N層903、厚さ2nmのSiドーパInGa<sub>0.5</sub>N層904、厚さ300nmのSiドーパn型Ga<sub>0.4</sub>N層905が、この順で積層されている。

【0060】この発光ダイオード900に対する電極は、n型Ga<sub>0.4</sub>N層905については表面にTi/Auの積層膜906を形成する。一方、p型AlGa<sub>0.3</sub>N層903については、Al薄膜層902と、素子を金属製ステム907に固定する際に用いる銀ペースト908の這い上がりとを利用して電気的接触をはかる。

【0061】このような構造にすると、素子の劣化の原因であるエッチングによる結晶へのダメージを無くすることができる。また、結晶成長の際にMgドーパAlGa<sub>0.3</sub>N層903はp型活性化しており、p型活性化のための特別な工程を必要としない。また、そのことによる積層順序に関する制約条件も生じない。このため、素子の寿命は延び、信頼性の向上をはかることができた。

【0062】なお、本発明は上述した各実施形態に限定されるものではない。第1~第4の実施形態においては、Al薄膜層やGa薄膜層の形成をMOCVD法による成長の一工程として行ったが、これらの方法に限定さ

れるものではなく、例えば真空蒸着法による形成や他の結晶成長法、例えばMBE法（分子線エピタキシー法）やクロライド気相成長法、ハイドライド気相成長法などによって形成することも可能である。

【0063】また、実施形態においては、窒化物化合物半導体を用いた発光素子についてのみ例としてあげたが、本発明の趣旨は単結晶基板と半導体層との界面に金属薄膜層を形成するところにあり、このような基板を用いた素子一般に適用できるものである。このような素子は例えば、サファイア基板上的窒化物半導体においても、高耐压のパワーデバイスや高周波デバイスがあげられ、また、その他の材料を用いた場合でも、SOS（シリコン・オン・サファイア）などの素子があげられる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

【0064】

【発明の効果】以上詳述したように本発明によれば、絶縁性の単結晶基板とその上に形成される半導体多層構造との間に金属薄膜層を挿入することにより、素子の内部抵抗を低減させることができ、素子の信頼性を向上させることができる。

【図面の簡単な説明】

【図1】本発明における窒化物化合物半導体素子を示す構造断面図。

【図2】第1の実施形態に係わる発光ダイオードを示す構造断面図。

【図3】Alの膜厚と窒化物化合物半導体膜のX線回折の半値幅との関係を示す図。

【図4】第2の実施形態に係わる半導体レーザを示す構

造断面図。

【図5】第3の実施形態に係わる発光ダイオードを示す構造断面図。

【図6】第4の実施形態に係わる半導体レーザを示す構造断面図。

【図7】第5の実施形態に係わる発光ダイオードを示す構造断面図。

【図8】第6の実施形態に係わる発光ダイオードを示す構造断面図。

10 【図9】第7の実施形態に係わる発光ダイオードを金属システム上に固定した状態を示す構造断面図。

【図10】従来の窒化物化合物半導体素子の一例を示す構造断面図。

【符号の説明】

201, 401, 501…サファイア基板

202, 402, 602…Al薄膜層

203…AlNバッファ層

204, 404, 505, 604…n型Ga<sub>0.4</sub>N層

205, 506…n型InGa<sub>0.4</sub>N層

20 206, 406, 508, 608…p型Ga<sub>0.4</sub>N層

207, 407, 509, 510, 609…電極

403, 503, 603…Ga<sub>0.4</sub>Nバッファ層

405, 606…アンドープInGa<sub>0.4</sub>N層

408, 610…SiO<sub>2</sub>膜

502…Ga薄膜層


504, 607…アンドープGa<sub>0.4</sub>N層

507…p型AlGa<sub>0.4</sub>N層


601…スピネル基板

605…n型AlGa<sub>0.4</sub>N層


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



CLIPPEDIMAGE= JP409167857A

PAT-NO: JP409167857A

DOCUMENT-IDENTIFIER: JP 09167857 A

TITLE: SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUBN-DATE: June 24, 1997

INVENTOR-INFORMATION:

NAME

FUJIMOTO, HIDETOSHI

NISHIO, JOSHI

ITAYA, KAZUHIKO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO: JP07327259

APPL-DATE: December 15, 1995

INT-CL (IPC): H01L033/00;H01L027/12

ABSTRACT:

PROBLEM TO BE SOLVED: To reduce the internal resistance of a device and to make it possible to inhibit the heat generation in the interior of the device by a method wherein a metal thin film layer is formed on an insulative signal crystal substrate and a semiconductor multilayer structure part is formed on this metal thin film layer.

SOLUTION: An aluminum thin film layer 202 is formed on an insulative sapphire substrate 201 and an AlN buffer layer 203 for relaxing a lattice mismatching of the substrate 201 with an epitaxially grown layer is formed thereon. Moreover, an n-type Si-doped GaN layer 204, which is a GaN compound semiconductor layer,

an n-type Si doped InGaN 205 and a p-type Mg-doped GaN layer 206 are formed in multilayer on this layer 203 and electrodes 207 are respectively formed on the layers 204 and 206. Thereby, the internal resistance of an element can be reduced and the heat generation in the interior of the element can be inhibited.

COPYRIGHT: (C)1997,JPO

## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the semiconductor device formed on the insulating single crystal substrate especially the semiconductor device which consists of a nitride system compound semiconductor formed on silicon on sapphire, and its manufacture approach.

[0002]

[Description of the Prior Art] In recent years, the blue light emitting device using the nitride system compound semiconductor centering on gallium nitride (GaN) attracts attention. a nitride compound semiconductor -- general -- organic metal vapor growth (MOCVD) -- it is growing up by law.

[0003] They are TMG (trimethylgallium), TMA (trimethylaluminum), TMI (trimethylindium), etc. as the organometallic compound gas source in the reaction container which installed substrates, such as sapphire, by the MOCVD method. Various kinds of nitride compound semiconductors grow by supplying the gas of V group raw materials, such as gas of an III group raw material, ammonia, and a hydrazine, and holding substrate temperature to a 900-1200-degree C elevated temperature. Moreover, in order to change the conductivity type and its electric carrier concentration of a nitride compound semiconductor, he mixes the material gas which contains in the above-mentioned organometallic compound source the element which should serve as an impurity as dopant material gas, and is trying to supply.

[0004] By the way, when insulating single crystal substrates, such as sapphire, are used as a substrate substrate and a laminated structure is created since there is no conductivity in a substrate, to take structure as shown in drawing 10 is needed. With the structure and the dimension like drawing 10, if the value of 0.1 ohm-cm comparatively small as a value [in / for the specific resistance of a semi-conductor layer / in the electric resistance (internal resistance) which exists between two electrodes at this time / a nitride compound semiconductor] is calculated as an example, it will be set to about 250 ohms. This value serves as a big internal electrical potential difference for a component called 2.5V, when a 10mA current is passed. And since this internal electrical potential difference serves as heat, the temperature of a component will rise and degradation of a component will be caused.

[0005]

[Problem(s) to be Solved by the Invention] Thus, there was a problem of a high internal electrical potential difference occurring since inter-electrode resistance is strong, and this having served as heat inside a component in the semiconductor device which grew and created the nitride system compound semiconductor on silicon on sapphire, and causing degradation of the component itself conventionally.

[0006] The place which this invention was made in consideration of the above-mentioned situation, and is made into the object can reduce the internal resistance of a component, and is by controlling internal heat release to offer the semiconductor device which can aim at improvement in dependability, and its manufacture approach.

[0007]

[Means for Solving the Problem]

(Configuration) The following configurations are used for this invention in order to solve the above-mentioned technical problem. That is, this invention is characterized by inserting a metal thin film layer between a substrate and the semi-conductor laminating structured division in the semiconductor device in which the semi-conductor laminating structured division was formed on the insulating single crystal substrate.

[0008] Here, the following are raised as a desirable embodiment of this invention.

- (1) An insulating single crystal substrate should be sapphire or a spinel.
- (2) The semi-conductor laminating structured division should be a nitride system compound semiconductor.
- (3) A metal thin film layer should consist of the same element as the metallic element in the nitride semi-conductor layer which comes to approach this.
- (4) A metal thin film layer should be aluminum.
- (5) The thickness of a metal thin film layer should be 10nm or less.
- (6) On the surface of silicon on sapphire, a metal thin film layer should deposit and form aluminum.
- (7) A metal thin film layer should carry out the ion implantation of the aluminum on the surface of silicon on sapphire, and should be formed.

[0009] Moreover, this invention is characterized by coming to provide aluminum thin film layer formed on silicon on sapphire, the AlN buffer layer formed on this aluminum thin film layer, and the laminating structured division of the GaN system compound semiconductor formed on this AlN buffer layer in the semiconductor device which used the compound semiconductor of a nitride system.

[0010] moreover, MOCVD using the material gas with which this invention contains aluminum on silicon on sapphire in the manufacture approach of the above-mentioned semiconductor device -- aluminum thin film layer by law with the process which grows the material gas which contains aluminum and nitrogen for said gas -- changing -- said aluminum thin film layer top -- MOCVD -- an AlN buffer layer by law with the process which grows It is characterized by changing said gas into the gas which contains a gallium and nitrogen at least, and including the process which grows the laminated structure of a GaN system compound semiconductor on said AlN buffer layer.

(Operation) According to this invention, since the current of the longitudinal direction which therefore occupies the great portion of component resistance to insert metal thin films, such as aluminum, in the interface of insulating single crystal substrates, such as sapphire, and the laminating structured divisions, such as a nitride system compound semiconductor, passes along the small metal thin film of resistance, it can aim at reduction of resistance inside a component.

[0011] It will be set to about 3.4 ohms, if internal resistance is calculated as an example which shows that resistance decreases by considering the structure which inserted (Aluminum aluminum) thin film layer (specific resistance  $2.5 \times 10^{-6}$  ohm-cm) in the interface of a nitride compound semiconductor thin film and sapphire with the same structure as said drawing 10, and attaching in this case as shown in drawing 1. The difference between drawing 1 and drawing 10 is only having inserted aluminum thin film layer with a thickness of 10nm, and other values made it the same.

[0012] Thus, or therefore, internal resistance can be reduced figures double [ about ] to insert 10nm aluminum thin film layer, and the internal electrical potential difference calculated from this resistance is also set to 34mV reduced double figures, and it has become the value of extent which can be disregarded even if it compares with about [ that a nitride compound semiconductor is needed from the energy gap which it has as a physical-properties value ] operating voltage 3.5V.

[0013]

[Embodiment of the Invention] Hereafter, the operation gestalt of this invention is explained, referring to a drawing.

(Operation gestalt 1) Drawing 2 is the sectional view showing the component structure of the light emitting diode 200 concerning the 1st operation gestalt of this invention.

[0014] (Aluminum aluminum) thin film layer 202 is formed on silicon on sapphire 201, and the AlN buffer layer 203 for easing the grid mismatching of silicon on sapphire 201 and the epitaxial growth phase mentioned later is formed on it. And laminating formation of the n mold GaN layer 204 of Si dope, the n mold InGaN layer 205 of Si dope, and the p mold GaN layer 206 of Mg dope is carried out on this buffer layer 203 at the order of the above. As an electrode 207, all use the laminated structure of nickel (nickel) and gold (Au) to the n mold GaN layer 204 and the p mold GaN layer 206.

[0015] Next, the manufacture approach of the light emitting diode 200 of this operation gestalt is explained in order. this light emitting diode 200 -- well-known MOCVD -- it is created using law. In material gas, it is III. Ammonia (NH<sub>3</sub>) was used as a V group raw material, using TMG (trimethylgallium), TMA (trimethylaluminum), and TMI (trimethylindium) as a group raw material. Hydrogen and nitrogen were used for the raw material for impurity addition as a silane (SiH<sub>4</sub>) and bis(cyclopentadienyl) magnesium (Cp<sub>2</sub> Mg), and carrier gas.

[0016] First, after the organic solvent and the acid washed the silicon on sapphire 201 which made the field (0001) datum level, it equipped with this on the susceptor which was laid in the reaction chamber of an MOCVD system and which can be heated, and hydrogen was washed at the temperature of 1200 degrees C, and the sink and the front face were washed by the flow rate for 5L/.

[0017] Subsequently, about 10nm grew up aluminum thin film layer 202 to be the front face of silicon on sapphire 201 by lowering silicon on sapphire 201 to 500 degrees C, shunting a part for 15L/, and nitrogen by part for 5L/, and shunting TMA for hydrogen abbreviation 1 in the amount for /of 50 cc. About the thickness of aluminum thin film layer 202, if it grows up with the thick film beyond this as the inclination of the half-value width of the X diffraction shown in drawing 3 is giving an account, the half-value width of the nitride semi-conductor film further grown up on aluminum layer spreads. This shows that the nitride compound semiconductor film is not the good single crystal film, if aluminum thickness exceeds 10nm.

[0018] Subsequently, the AlN buffer layer 203 was grown up by holding silicon on sapphire 201 at 500 degrees C, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen ] a part for 15L/, and nitrogen for TMA for 10 minutes in the amount for /of 50 cc.

[0019] Subsequently, temperature up of the silicon on sapphire 201 is carried out to 1100 degrees C, and it is [ hydrogen / nitrogen / a part for 15L/, and ] 25 cca part for /and SiH<sub>4</sub> about a part for 10L/, and TMG in a part for 5L/, and ammonia. The n mold GaN layer 204 was grown up by passing in the amount for /of ten cc for about 1 hour. Here, the feeding ratio of ammonia and TMG has become about 6000. When this value is small, as a result of tending to make a nitrogen hole peculiar to a nitride semi-conductor and this invention person's etc. inquiring, when it was 1000 or more, it turned out that it becomes a good crystal. The half-value width in an X diffraction defines the good crystal in this case as being 5 or less minutes.

[0020] Subsequently, silicon on sapphire 201 is lowered to 800 degrees C, and it is [ hydrogen / nitrogen / a part for 5L/, and / ammonia / a part for 15L/, and ] 500 cca part for /and SiH<sub>4</sub> about five cca part for /and TMI in a part for 10L/, and TMG. The n mold InGaN layer 205 was grown up by passing for about 15 minutes in the amount for /of one cc. Then, the p mold GaN layer 206 was grown up by carrying out temperature up of the silicon on sapphire 201 to 1100 degrees C again, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen / a part for 15L/, and nitrogen ] a part for /, and 25 ccCp<sub>2</sub> Mg for TMG for

about 30 minutes in the amount for /of 30 cc.

[0021] After forming these layers and suspending supply of TMG and Cp2 Mg, the temperature was lowered to 700 degrees C and supply of hydrogen and ammonia was further suspended at 700 degrees C, and it cooled to the room temperature, continuing 5L/Shunting only nitrogen.

[0022] Subsequently, it is silicon on sapphire into which the nitride semi-conductor laminated structure was grown up from an MOCVD system Ejection and SiO2 The film etc. is used as a mask and it is Cl2. Etching clearance of the up layer was selectively carried out until the n mold GaN layer 204 was exposed using gas. Furthermore, the well-known vacuum evaporator was used for the silicon on sapphire into which this laminated structure was grown up, and continuation formation of 300nm of nickel film and the 100nm of the Au film was carried out. It considered as the ohmic electrode by heat-treating this film 207 in 5 minutes and in nitrogen at 400 degrees C.

[0023] Such a substrate was chip-ized in 300micrometerx400micrometer magnitude, and on the stem, by mounting and resin, the mould was carried out and it lumped. Thus, the formed light emitting diode 200 was able to obtain the about 2-3mW optical output in 20mA of forward current.

[0024] In this way, according to this operation gestalt, the GaN light emitting diode of DH structure can be created on silicon on sapphire 201, moreover, lateral resistance can be reduced by existence of aluminum thin film layer 202, and the internal resistance of a component can be reduced. Therefore, internal heat release can be controlled and it becomes possible to aim at improvement in dependability.

(Operation gestalt 2) Drawing 4 is the sectional view showing the component structure of the semiconductor laser 400 concerning the 2nd operation gestalt of this invention.

[0025] On silicon on sapphire 401, laminating formation of aluminum thin film layer 402, the GaN buffer layer 403, the n mold GaN layer 404 of Si dope, the InGaN layer 405 of undoping, and the p mold GaN layer 406 of Mg dope is carried out in this order. All use the laminated structure 407 of nickel (nickel) and gold (Au) for the electrode to the n mold GaN layer 404 and the p mold GaN layer 406. Moreover, it is SiO2 in order to make an electrode into stripe geometry. The film 408 was used.

[0026] Next, the manufacture approach of the semiconductor laser 400 of this operation gestalt is explained in order. this semiconductor laser component 400 -- the 1st operation gestalt -- the same -- MOCVD -- it is created using law. The used gas is the same as the 1st operation gestalt.

[0027] First, after the organic solvent and the acid washed the silicon on sapphire 401 which made the field (0001) datum level, it equipped on the susceptor which was laid in the reaction chamber of an MOCVD system and which can be heated, and with the temperature of 1200 degrees C, the sink washed hydrogen and elevated-temperature hydrogen washed the front face by the flow rate for 5L/.

[0028] Subsequently, about 1nm of aluminum thin film layers 402 was formed in the front face of silicon on sapphire 401 by lowering silicon on sapphire 401 to 500 degrees C, pouring a part for 15L/, and nitrogen by part for 5L/, and pouring TMA for hydrogen for about 30 seconds in the amount for /of 50 cc.

[0029] Subsequently, the GaN buffer layer 403 was grown up by pouring a part for 5L/, and ammonia for a part for 15L/, and nitrogen, and pouring [ hydrogen ] a part for 25 cc/for a part for 10L/, and TMG for 10 minutes, holding the temperature of a substrate 401 at 500 degrees C.

[0030] Subsequently, temperature up of the silicon on sapphire 401 is carried out to 1100 degrees C, and it is [ hydrogen / nitrogen / a part for 15L/, and ] 25 cca part for /and SiH4 about a part for 10L/, and TMG in a part for 5L/, and ammonia. The n mold GaN layer 404 was grown up by passing in the amount for /of ten cc for about 1 hour. Then, the InGaN layer 405 of undoping was grown up by lowering silicon on sapphire 401 to 800 degrees C, pouring a part for 10L/, and TMG by part for three cc/, and pouring [ hydrogen / a part for 5L/, and nitrogen ] a part for 15L/, and ammonia for TMI for about 15 minutes in the amount for /of 300 cc.

[0031] Subsequently, the p mold GaN layer 406 was grown up by carrying out temperature up of the silicon on sapphire 401 to 1100 degrees C again, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen / a part for 15L/, and nitrogen ] a part for /, and 25 ccCp2Mg for TMG for about 30 minutes in the amount for /of 30.cc. Then, the temperature was lowered to the room temperature in the furnace.

[0032] SiO2 which formed the silicon on sapphire 401 into which the nitride semi-conductor laminated structure was grown up with ejection and a well-known heat CVD method from the MOCVD system the film -- a mask -- carrying out -- Cl2 reactive ion etching (Rlepsilon) using gas -- etching clearance of the up layer was selectively carried out until the n mold GaN layer 404 was exposed with law. subsequently -- again -- this SiO2 etc. -- the insulator layer 408 was formed and the contact hole was formed on the n mold GaN layer 404 of this insulator layer 408, and the p mold GaN layer 406. Here, on the p mold GaN layer 406, the contact hole was formed in the shape of a stripe.

[0033] Thus, the 200nm of nickel film and 500nm [ of Au film ] laminated structure 407 was formed in the created laminated-structure substrate with a level difference using the well-known spatter, and it considered as the ohmic electrode by heat-treatment in 700 degrees C and the nitrogen-gas-atmosphere mind for 5 minutes. Thus, it sets in wavelength of 420nm, and the created laser component 400 is threshold current 5 kA/cm2. It oscillated.

(Operation gestalt 3) Drawing 5 is the sectional view showing the component structure of the light emitting diode 500 concerning the 3rd operation gestalt of this invention.

[0034] On silicon on sapphire 501, laminating formation of the gallium (Ga) thin film layer 502, the GaN buffer layer 503, the GaN layer 504 of undoping, the n mold GaN layer 505 of Si dope, the n mold InGaN layer 506 of Si dope, the p mold AlGaIn

layer 507 of Mg dope, and the p mold GaN layer 508 of Mg dope is carried out at the order of the above. To the p mold GaN layer 508, the laminated structure 510 of nickel (nickel) and gold (Au) is used for the ohmic electrode for the laminated structure 509 of titanium (Ti) and gold (Au) to the n mold GaN layer 505.

[0035] Next, the manufacture approach of the light emitting diode 500 of this operation gestalt is explained in order. First, after the organic solvent and the acid washed the SAFAIA substrate 501 which made the field (0001) datum level, it equipped on the susceptor which was laid in the reaction chamber of an MOCVD system and which can be heated, and with the temperature of 1200 degrees C, the sink washed hydrogen and elevated-temperature hydrogen washed the front face by the flow rate for 5L/.

[0036] Subsequently, about 2nm of Ga thin film layers 502 was formed in the front face of silicon on sapphire 501 by lowering silicon on sapphire 501 to 500 degrees C, pouring a part for 15L/, and nitrogen by part for 5L/, and pouring TMG for hydrogen for about 30 seconds in the amount for /of 25 cc.

[0037] Subsequently, the GaN buffer layer 503 was grown up by holding silicon on sapphire 501 at 500 degrees C, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen ] a part for 15L/, and nitrogen for TMG for 6 minutes in the amount for /of 25 cc.

[0038] Subsequently, the GaN layer 504 of undoping was grown up by carrying out temperature up of the silicon on sapphire 501 to 1100 degrees C, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen ], a part for 15L/, and nitrogen for TMG in the amount for /of 25 cc for about 1 hour.

[0039] Subsequently, silicon on sapphire 501 is held at 1100 degrees C, and it adds to the above-mentioned gas, and is SiH4. The n mold GaN layer 505 was grown up by passing in the amount for /of ten cc for about 1 hour. Then, silicon on sapphire 501 is lowered to 700 degrees C, and it is [ nitrogen / ammonia / a part for 20L/, and ] 500 cca part for /and SiH4 about five cca part for /and TMI in a part for 10L/, and TMG. The n mold InGaIn layer 506 was grown up by passing for about 10 minutes in the amount for /of one cc.

[0040] Subsequently, temperature up of the silicon on sapphire 501 was again carried out to 1100 degrees C, and the p mold AlGaIn layer 507 was grown up in hydrogen by pouring a part for 10L/, and TMG by part for 50 cc/, and pouring [ a part for 15L/, and nitrogen / a part for 5L/, and ammonia ] a part for /, and 25 ccCp2 Mg for TMA for about 30 minutes in the amount for /of 30 cc. Then, the p mold GaN layer 508 was grown up by holding silicon on sapphire 501 at 1100 degrees C, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen / a part for 15L/, and nitrogen ] a part for /, and 25 ccCp2 Mg for TMG for about 10 minutes in the amount for /of 100 cc.

[0041] After forming these layers and suspending supply of TMG and Cp2 Mg, the temperature was lowered to 700 degrees C, supply of hydrogen and ammonia was further suspended at 700 degrees C, and the temperature was lowered to the room temperature, continuing 5L/Shunting only nitrogen. And it is silicon on sapphire 501 into which the nitride semi-conductor laminated structure was grown up from an MOCVD system Ejection and SiO2 The film is used as a mask and it is BCl3. Gas and Cl2 Etching clearance of the up layer was selectively carried out until the n mold GaN layer 505 was exposed using mixed gas with gas.

[0042] Ti (50nm in thickness)/Au (300nm in thickness)509 were formed in the substrate in which this level difference structure was formed, to the p mold GaN layer 508 to the n mold GaN layer 505 with the vacuum evaporation technique of respectively common knowledge of nickel (100nm in thickness)/Au (300nm in thickness)510, and the combination of a photo etching process. Then, it considered as the ohmic electrode by heat-treating in 5 minutes and in nitrogen at 700 degrees C.

[0043] Thus, the created component was chip-ized in the magnitude of 350-micrometer angle, and after that, on the iron stem, by mounting and resin, the mould was carried out and it lumped. Thus, the formed light emitting diode 500 was able to obtain the about 2-3mW optical output by 450nm of emission peak wavelengths in 20mA of forward current.

(Operation gestalt 4) Drawing 6 is the sectional view showing the component structure of the semiconductor laser 600 concerning the 4th operation gestalt of this invention.

[0044] This semiconductor laser 600 has the spinel substrate 601, and the laminating of aluminum thin film layer 602, the GaN buffer layer 603, the n mold GaN layer 604 of Si dope, the n mold AlGaIn layer 605 of Si dope, the InGaIn layer 606 of undoping, the p mold AlGaIn layer 607 of Mg dope, and the p mold GaN layer 608 of Mg dope is carried out to the order of the above on this. All use the laminated structure 609 of nickel (nickel) and gold (Au) for the electrode to the n mold GaN layer 604 and the p mold GaN layer 608. Moreover, it is SiO2 in order to make an electrode into stripe geometry. The film 610 was used.

[0045] In such a component, since the cleavage of a spinel substrate is higher than silicon on sapphire, the end-face configuration of the GaN system semi-conductor film carries out flattening more. Therefore, as compared with the case where the current density of a threshold is silicon on sapphire, it can be made low.

(Operation gestalt 5) Drawing 7 is the sectional view showing the component structure of the light emitting diode 700 concerning the 5th operation gestalt of this invention.

[0046] This light emitting diode 700 carries out the laminating of the GaN system semi-conductor layer on aluminum side of the silicon on sapphire 701 which makes C side a principal plane. In conventional silicon on sapphire, only the oxygen of the configuration elements had appeared in the front face. In this operation gestalt, in order to take out aluminum side, processing in which silicon on sapphire 701 was exposed to the basis of the high rate of flow that the hydrogen which is an elevated temperature of 1400 degrees C, and moreover has reducibility is a part for 30L/was performed.

[0047] The laminating of the GaN buffer layer 702, the n mold GaN layer 703 of Si dope, the InGaIn layer 704 of undoping, the p mold AlGaIn layer 705 of Mg dope, and the p mold GaN layer 706 of Mg dope was carried out to having so far stated on the silicon on sapphire 701 which deposited aluminum on the front face as mentioned above in this order using the same approach.

And the electrode 708 was formed on the n mold GaN layer 703, and the electrode 709 was formed on the p mold GaN layer 706.

[0048] With such structure, since aluminum layer which deposited on the front face of silicon on sapphire 701 was very thin, although decreased only about 20% compared with the conventional example which is not growing on aluminum side, the resistance of the longitudinal direction of a component also reduced the half-value width of the X diffraction in the semi-conductor layer which grows, and brought a very good result. Consequently, the power value concerning a component decreased and the improvement was found by the life property.

(Operation gestalt 6) Drawing 8 is the sectional view showing the component structure of the light emitting diode 800 concerning the 6th operation gestalt of this invention.

[0049] In this light emitting diode 800, the sapphire 801 which made the principal plane the Mth page (1-100) (field) as a substrate was used. The low resistive layer 803 which carries out the ion implantation of the aluminum to this substrate 801, and uses aluminum of the polycrystal layer 802 and low resistance as a principal component was formed.

[0050] And the laminating of the n mold GaN layer 804 of Si dope, the InGa<sub>N</sub> layer 805 of undoping, the p mold AlGa<sub>N</sub> layer 806 of Mg dope, and the p mold GaN layer 807 of Mg dope was carried out in this order on this substrate 801 using the same approach as the former. To the n mold GaN layer 804, the laminated structure 809 of nickel/Au was used for the electrode for the laminated structure 808 of Ti/Au to the p mold GaN layer 807.

[0051] Next, the manufacture approach of such light emitting diode 800 is explained in order. First, after an organic solvent and an acid wash the silicon on sapphire 801 which made the Mth page datum level, it puts into ion implantation equipment, and it is  $1 \times 10^{13} / \text{cm}^2$  at desired acceleration voltage. The ion implantation of the aluminum was carried out in the amount. Then, in order to recover the crystallinity of an ion-implantation layer, heat treatment of about 2 hours was performed at 1200 degrees C.

[0052] Although this heat treatment recovers the crystallinity of silicon on sapphire 801, as for perfect recovery, it is desirable to form originally the polycrystal layer 802 which left the stacking tendency rather desirably from there being grid mismatching between silicon on sapphire and a GaN system semi-conductor layer. Since such a polycrystal layer 802 has played the role of a buffer layer, especially the thing for which a buffer layer is grown up in the case of crystal growth is not needed. And since the low resistive layer 803 which contains aluminum suitable on this as a principal component is formed, it does not deviate from the main point of reducing the electric resistance to the longitudinal direction which is the object of this invention.

[0053] Subsequently, it equipped with silicon on sapphire 801 on the susceptor which was laid in the reaction chamber of an MOCVD system and which can be heated, and the oxidizing zone which remained hydrogen in the sink and the substrate front face by the flow rate for 5L/with the temperature of 1200 degrees C was removed.

[0054] Subsequently, temperature up of the silicon on sapphire 801 is carried out to 1100 degrees C; and it is [ hydrogen / nitrogen / a part for 15L/, and ] 25 cca part for /and SiH<sub>4</sub> about a part for 10L/, and TMG in a part for 5L/, and ammonia. The n mold GaN layer 804 was grown up by passing in the amount for /of ten cc for about 1 hour. Then, the n mold InGa<sub>N</sub> layer 805 was grown up by lowering silicon on sapphire 801 to 800 degrees C, pouring five cca part for /and TMI by part for 500 cc/, and pouring [ nitrogen / a part for 15L/, and TMG ] a part for 30L/, and ammonia for SiH<sub>4</sub> for 10 minutes in the amount for /of one cc.

[0055] Subsequently, temperature up of the silicon on sapphire 801 was again carried out to 1100 degrees C, and the p mold AlGa<sub>N</sub> layer 806 was grown up in hydrogen by pouring a part for 10L/, and TMG by part for 50 cc/, and pouring [ a part for 15L/, and nitrogen / a part for 5L/, and ammonia ] a part for /, and 25 ccCp<sub>2</sub> Mg for TMA for about 30 minutes in the amount for /of 30 cc. Then, the p mold GaN layer 807 was grown up by holding silicon on sapphire 801 at 1100 degrees C, pouring a part for 5L/, and ammonia by part for 10L/, and pouring [ hydrogen / a part for 15L/, and nitrogen ] a part for /, and 25 ccCp<sub>2</sub> Mg for TMG for about 10 minutes in the amount for /of 100 cc.

[0056] After forming these layers and suspending supply of TMG and Cp<sub>2</sub> Mg, the temperature was lowered to 700 degrees C, supply of hydrogen and ammonia was further suspended at 700 degrees C, and the temperature was lowered to the room temperature, continuing 5L/Shunting only nitrogen. And it is silicon on sapphire 801 into which the nitride semi-conductor laminated structure was grown up from an MOCVD system Ejection and SiO<sub>2</sub> The film is used as a mask and it is BCl<sub>3</sub>. Gas and Cl<sub>2</sub> Etching clearance of the up layer was selectively carried out until the n mold GaN layer 804 was exposed using mixed gas with gas.

[0057] Ti (50nm in thickness)/Au (2 micrometers in thickness)808 were formed in the substrate in which this level difference structure was formed, to the p mold GaN layer 807 to the n mold GaN layer 804 with the vacuum evaporation technique of respectively common knowledge of nickel (300nm in thickness)/Au (2 micrometers in thickness)809, and the combination of a photo etching process. Then, it considered as the ohmic electrode by heat-treating in 5 minutes and in nitrogen at 700 degrees C.

[0058] Thus, the created component was chip-ized in the magnitude of 350-micrometer angle, and after that, on the iron stem, by mounting and resin, the mould was carried out and it lumped. Thus, the created light emitting diode 800 was able to obtain the about 2-3mW optical output by 420nm of emission peak wavelengths in 20mA of forward current.

(Operation gestalt 7) The structure sectional view of the component which fixed the light emitting diode 900 concerning the 7th operation gestalt of this invention to drawing 9 on the metal stem is shown. In this light emitting diode 900, the silicon on sapphire 901 which made C side the principal plane is used.

[0059] On silicon on sapphire 901, the laminating of aluminum thin film layer 902 with a thickness of about 10nm, the Mg dope p mold AlGa<sub>N</sub> layer 903 with a thickness of 300nm, the Si dope InGa<sub>N</sub> layer 904 with a thickness of 2nm, and the Si dope n mold GaN layer 905 with a thickness of 300nm is carried out in this order.

[0060] The electrode to this light emitting diode 900 forms the cascade screen 906 of Ti/Au in a front face about the n mold GaN layer 905. On the other hand, about the p mold AlGaIn layer 903, aluminum thin film layer 902 and the silver paste 908 used in case a component is fixed to the metal stem 907 crawl, and electric contact is aimed at using a riser.

[0061] If it is made such structure, the damage to the crystal by etching which is the factor of degradation of a component can be lost. Moreover, in the case of crystal growth, the Mg dope AlGaIn layer 903 is carrying out p mold activation, and does not need the special process for p mold activation. Moreover, the constraint about the built-up sequence by that is not produced, either. For this reason, the life of a component was prolonged and was able to aim at improvement in dependability.

[0062] In addition, this invention is not limited to each operation gestalt mentioned above. the 1- the 4th operation gestalt -- setting -- formation of aluminum thin film layer or Ga thin film layer -- MOCVD -- formation according [ although it carries out as one process of growth by law, are not limited to these approaches, and / for example, ] to a vacuum deposition method, and other crystal growth methods, for example, MBE, -- it is also possible to form by law (molecular beam epitaxy method), chloride vapor growth, hydride vapor growth, etc.

[0063] Moreover, in an operation gestalt, although raised as an example only about the light emitting device using a nitride compound semiconductor, the meaning of this invention is in the place which forms a metal thin film layer in the interface of a single crystal substrate and a semi-conductor layer, and can be applied to the general component using such a substrate. Even when the power device and high frequency device of high pressure-proofing are raised and such a component uses other ingredients also in the nitride semi-conductor for example, on a SAFAIA substrate, components, such as SOS (silicon on sapphire), are raised. In addition, in the range which does not deviate from the summary of this invention, it can deform variously and can carry out.

[0064]

[Effect of the Invention] By inserting a metal thin film layer between an insulating single crystal substrate and the semi-conductor multilayer structure formed on it according to this invention, as explained in full detail above, the internal resistance of a component can be reduced and the dependability of a component can be raised.

---

[Translation done.]